英特尔高管称技术实力接近台积电，高数值孔径EUV战略成关键筹码

英特尔高管近日在一档公开访谈中透露，公司在先进制程上同台积电的差距已收窄到“仅几个百分点”。他们表示，沟通协作技巧今后追赶行业领头羊的最大难题已不在技术层面，而在于如何搭建起与竞争对手相当的制造规模和产能体系。

在Dwarkesh播客节目中，英特尔首席技术官普什卡尔·拉纳德表示，单从技术和性能角度看，英特尔与台积电之间的差距已经相当有限。在他看来，沟通协作技巧公司眼下最核心的问题是扩大先进工艺的生产规模，而这一过程需要较长时间才能完成。换句话说，左右竞争格局的不只是制程节点本身，更在于谁能以更大规模、稳定且经济地生产先进芯片。

与此同时，英特尔制造开发与客户合作部门副总裁兼总经理克里斯·奥斯重点介绍了公司在高数值孔径极紫外光刻（High-NA EUV）技术上的布局。他表示，由于英特尔率先采用了背面供电（Backside Power Delivery）技术，公司在使用High-NA EUV设备时拥有独特优势。

High-NA EUV被业界普遍视为下一代芯片制造的关键技术。与现有EUV设备相比，其数值孔径更高，能够提升光刻分辨率，使芯片制造商有机会用更少的曝光步骤完成更精细的线路图形。这不仅有望降低制造复杂度，也能减少生产成本。报道指出，该技术可支持约8纳米至16纳米间距范围内的先进图形制造，为未来更高密度的芯片设计提供支撑。

克里斯·奥斯解释说，英特尔采用的背面供电架构把原本位于晶圆正面的供电网络移到晶圆背面，从而腾出更多空间用于前侧晶体管和数据传输线路的布局。这种设计有效缓解了前端线路的间距压力，使芯片设计在光刻过程中获得更宽松的容差空间。

按他的说法，正是凭借背面供电技术，英特尔能够直接利用High-NA EUV完成相关图形制造。而台积电因为没有采用同样的供电架构，在部分设计上必须保持更紧密的线路间距，所以无法完全依靠High-NA EUV完成生产，仍需借助双重图形化EUV工艺来实现目标。

他进一步透露，英特尔下一代14A制程目前已作为工艺设计工具包（PDK）中的可选方案向客户开放。至于是否采用这一工艺，公司将根据各客户的需求逐一讨论和合作。

业内认为，这番表态进一步显示英特尔正围绕14A节点积极推进High-NA EUV部署。此前市场曾传出High-NA EUV可能首先用于18A制程，但从此次披露的信息来看，14A已成为英特尔重点规划的下一代先进工艺平台之一。

随着全球半导体产业竞争持续升温，英特尔正试图借助背面供电、高数值孔径EUV以及新一代14A工艺等技术组合重新建立竞争优势。尽管公司高层认为自身在技术层面已接近台积电，但在先进制程规模化生产、客户生态以及产能扩张方面，英特尔仍面临长期而艰巨的挑战。